Aller au contenu
Projet 816wiki
Sommaire

La carte Mini-ITX (phase 2)

La machine complète tiendra sur une carte au format Mini-ITX, pour se loger dans un boîtier de PC. Elle ne sera dessinée qu’une fois la carte de validation éprouvée.

Dans cette page

Le format

  • 170 × 170 mm, le format Mini-ITX ;
  • circuit de 4 couches : signal, masse, alimentation, signal ;
  • 4 trous de fixation de 3,96 mm, espacés d’environ 154,94 × 157,48 mm.

L’implantation

La carte Mini-ITX prévue, vue de dessusPlan indicatif de la carte de 170 × 170 mm. Au bord arrière : la Tang Nano 20K avec sa prise HDMI, trois blocs USB-A, le lecteur microSD, les jacks audio et le double DE-9. Au centre : le processeur, la 9K et la PSRAM, groupés pour des pistes courtes. À gauche : le port d'extension ; à droite : le connecteur ATX et l'alimentation ; à l'avant : audio, reset, LED, USB et connecteur de façade. Quatre trous de fixation dans les coins.bord arrière (vers l'extérieur du boîtier)bord avant (façade)20K + HDMIUSB-A × 3microSDjacksDE-9 × 2CPU · 9K · PSRAMgroupés au centrepour des pistes courtesport d'extension et tamponsATX 24 broches et alimentationHD Audio · reset · LED · USB façade · façadePlan indicatif : cotes et emplacement d'extension à vérifier sur un gabarit Mini-ITX officiel.
L’implantation prévue, vue de dessus, bord arrière en haut.
  • Bord arrière (de gauche à droite) : la Tang Nano 20K avec sa prise HDMI affleurante, trois blocs USB-A, le lecteur microSD, les jacks de sortie et d’entrée, le double DE-9.
  • Centre : le processeur, la 9K et la PSRAM, groupés pour que les pistes du bus soient courtes.
  • Bord gauche : le port d’extension et ses tampons.
  • Bord droit : le connecteur ATX 24 broches et la gestion de l’alimentation.
  • Bord avant : HD Audio, reset, LED, USB de façade, connecteur de façade.

Le FPGA du contrôleur système est soudé sur la carte. Les modules (Tang Nano 20K, Pico) sont montés sur barrettes femelles, et le processeur sur support : on peut les retirer.

L’alimentation

  • Une alimentation ATX ou une picoPSU, dont seuls le 3,3 V et le 5 V servent (pas de −12 V).
  • Budget 5 V : environ 4,5 A (7 ports USB à 500 mA, plus la logique).
  • La Tang Nano 20K par son entrée 5 V, le FPGA de la 9K par le 3,3 V et ses régulateurs 1,2 V et 1,8 V, le Pico par VSYS à travers une diode Schottky, le processeur et la PSRAM par le 3,3 V de l’ATX.
  • Un petit microcontrôleur ATtiny202, alimenté par la veille 5 V, gère la marche et l’arrêt (signal PS_ON) ; tant que l’alimentation n’est pas stable (PWR_OK), le processeur reste en reset.

La nomenclature et le budget

ComposantQuantitéPrix indicatif
W65C816S110 – 15 €
PSRAM APS6404L (8 Mo, QSPI)2≈ 8 €
FPGA GW1NR-LV9QN88P, régulateur 1,2 V et quartz 27 MHz125 – 30 €
Tang Nano 20K125 – 30 €
Pico 2 W17 – 8 €
Hub FE2.1 et 7 fusibles13 – 5 €
Codec TLV320AIC3254 et régulateur TPS7A2017 – 9 €
Horloge DS3231 et support de pile12 – 6 €
74LVC24521 €
ATtiny20211 €
Connectique (USB, SD, jacks, DE-9, ATX, barrettes)lot20 – 30 €
Passifs, LED, bouton, quartzlot8 – 12 €

Les références seront choisies, si possible, dans le catalogue LCSC, pour un montage des composants de surface par JLCPCB : certains boîtiers (QFN) sont impossibles à souder à la main. La disponibilité du FE2.1 et du TLV320AIC3254 reste à vérifier.

Budget de la machine complète : 250 à 450 €, circuit imprimé, boîtier et alimentation compris.

Sources dans le dépôt : docs/SPEC.md.